ＳＫハイニックスがＮＡＮＤ型フラッシュメモリー半導体のうち最多層となる96層512㌐ビット4Ｄ（4次元）ＮＡＮＤ型フラッシュメモリーの開発に成功したと発表した。生産効率などで既存の3Ｄ（3次元）ＮＡＮＤ型よりさらに進化した意味で「4Ｄ」と命名。新技術を適用した世界初開発だと発表した。忠清北道清州で先月竣工したＭ15工場で量産する予定だ。

　半導体業界ではこれまで、セル（1ビットの情報を記憶するための最小単位の回路）を2Ｄ（平面）に配置してきた。だが、集積度の限界に直面し、これを垂直に積み上げる3Ｄ技術が開発された。サムスン電子が2013年に初めて24層3ＤのＮＡＮＤ型を量産。その後、96層まで多層化が進み、今年4月と9月にサムスン電子と東芝メモリが量産化を開始した。

　ＳＫハイニックスは昨年4月に72層ＮＡＮＤ型の開発に続き、今回世界で3社目に96層まで積み上げた。にもかかわらず「世界初」としているのは、ライバル社とは完全に違う構造で製品を作り、生産効率を高めたからだ。サムスン電子と東芝メモリと同様に、ＳＫハイニックスも製品開発でＣＴＦ（チャージ・トラップ・フラッシュ）という技術を基盤にしている。ＳＫハイニックスはこれにＰＵＣ（ペリ・アンダー・セル）という技術を適用した。ＰＵＣはセルの作動に干渉する周辺部回路（ペリ）をデータ記憶領域のセル内に配置し、空間効率を高める核心技術だ。

つづきは本紙へ