韓国科学技術研究院（ＫＡＩＳＴ）の崔梁圭・電子電算学科教授チームとナノ総合ファブセンターは13日、世界で最も小さい８ナノ㍍（１ナノは10億分の１）級の非揮発性フラッシュメモリー素子を共同開発したと発表した。８ナノとは、電子移動を調節するゲートの線幅を指し、髪の毛の太さの１億２０００分１に当たる。この技術が商用化されれば、親指の爪先ほどの大きさにチップに１万２０００年分の新聞記事と50万曲のＭＰ３ファイル、１２５０本のＤＶＤ映画を保存できる。現在商用化されている最先端の40ナノ32ギガ級メモリー半導体（サムソンが昨年開発）に比べチップの大きさは25分の１に縮小するが、集積度は25倍以上になる。

　今回初めて開発に成功した素子は、シリコンのナノ線とＯＮＯ（酸化膜―窒素膜―酸素膜）技術を結合して円筒形の導線を作り電気が流れるようにした。電子の通る円筒型ナノ線をＯＮＯのゲートが覆った形態だ。これは、平面型の既存のゲート構造の半導体に比べ、電流漏れを防止する長所をもつ。それだけ、半導体の貯蔵効率を高めたことを意味する。

　８ナノの線幅をもった半導体を開発した意味について、崔教授は、「１本の毛髪に12枚の絵を描き込めるほどの超精密な半導体製作技術を保有することになった」と説明した。現在、集積回路の高機能化は加工線福の微細化によって実現しており、回路線幅の微細化が研究開発の焦点の１つになっている。

　今回の研究成果は、６月に東京で開かれる「超高集積回路国際学会」で発表される予定だ。

　業界関係者は、「10ナノ以下の微細工程には技術的難題が多いため当分不可能だとみられていたが、今回開発した技術が転機をつくった」と話した。商用化されれば、集積度が格段に向上するため、ＩＴのみならず、ナノバイオ分野にも相当な波及効果をもたらすと予想されている。

　ただし、今回開発した素子を利用して半導体チップを生産するには、スイッチの役目を果たすゲートの線幅（８ナノ）より大きな面積を占めるゲート絶縁膜であるＯＮＯ薄膜の厚みを減らすための超薄膜形成技術や物性改善研究が必須だ。そのため、商用化には10年かかりそうだ。

　崔教授は、「毎年メモリー集積度が２倍に増加するという黄昌圭・サムスン社長の『黄の法則』が10ナノ級以下でも適用される可能性を示した」とし、「これで次世代非揮発性フラッシュメモリー市場で有利な立場に立ち、商用化されれば10年間に２５０兆ウォンの経済効果が予想される」と語った。だが、「この技術の商用化のためには、メモリー全体の厚さを減らすことができる素材開発が必須だ」と付け加えた。

　「黄の法則」とは、サムスン電子の黄昌圭・半導体総括社長が02年の国際半導体回路学術大会で発表したもので、「半導体のメモリー集積度が１年ごとに２倍ずつ増加する」という理論だ。

　実際に、サムスン電子は昨年まで７年連続で「黄の法則」を立証してきた。昨年に出た40ナノ・32ギガは、それまでのフラッシュメモリー基板技術である「フローティングゲート方式」の限界を克服した「ＣＴＦ（チャージ・トラップ・フラッシュ、絶縁体に電荷を貯蔵）方式」の技術を適用したものだ。

　しかし、この技術を10ナノ以下にまで適用するのは不確実な状況だった。今回開発された素子は今後、「黄の法則」を発展させる土台になると評価されている。

◆非揮発性フラッシュメモリー　

　電源を切ってもデータが消えないメモリー。フラッシュメモリーをカード型にパッケージしたものは「メモリカード」と呼ばれ、デジタルカメラや携帯音楽プレーヤーなどデジタル機器の記憶媒体として急速に普及している。

◆ナノ　

　大きさの単位。１ナノは10億分の１㍍。半導体工程においてナノ数が小さいほど、線幅は細く、メモリー集積度と生産性は高いことを意味する。